▲ 主要技术指标

1. 机器字长16位, 即运算器、主存、数据总线、地址总线均是16位。

2. 基本指令系统支持多种基本寻址方式。其中部分指令已实现, 用于设计监控程序和用户的常规汇编程序, 尚保留多条指令供用户自己实现。

3. 主存最大寻址空间是18K字,可进行主存储器扩展实验。

4. 运算器由4片位片结构器件AM2901级联而成, 片间用串行进位方式传递进位信号。ALU实现8种算术与逻辑运算功能, 内部包括16个双端口读出、单端口写入的通用寄存器, 和一个能自行移位的乘商寄存器。设置C、Z、 V、S四个状态标志位。运算器实验可以有脱机和联机两种实验方式。

5. 控制器采用微程序和组合逻辑两种控制方案实现。组合逻辑控制器用的是LATTICE公司的CPLD的芯片。在做控制器实验时，用户可按基本指令的格式和流程扩展指令，编写程序使新老指令同时运行。

6. 主机上安装有一路INTEL8251串行接口，可直接接计算机终端, 或接入一台PC机作为自己的仿真终端。另保留一路为用户扩展用，可完成串口初始化，双机通讯等实验。

7. 主机可完成三级中断实验和中断嵌套实验。

8. 实验箱有自己的监控程序（操作系统），支持多种实验方式（如：单步/连续，手动置指令/从内存读指令等），监控源码开放，用户可以修改。

9. 配有简单的逻辑笔电路，可以测量板上各个信号的电压。

10.   用作组合逻辑控制器的MACH芯片和实验箱上的XILINX的FPGA芯片也可用于实现各种时序电路和组合逻辑电路实验。

11.   实验箱上XILINX的FPGA芯片可以实现流水和非流水两种CPU方案，还可完成高速缓冲存储器（cache）的教学实验。

12.   实验箱支持比较正规的汇编语言设计和BASIC语言设计。

13.   实验箱配套指令级和微指令级的仿真软件。

 ▲ 实验内容

TEC-XP支持的实验分为基本实验和可选实验，基本实验指学习计算机组成原理课通常要完成的实验项目, 通过这些实验可达到学习基本原理和训练基本技能目的。可选实验是指教学机支持的那些难度较大需要较长时间完成的实验项目或是数字电路和系统结构以及EDA课程支持的实验，这些实验可作为课程设计的内容或用作毕业设计的题目，这部分实验可以提高学生的创新能力和动手能力。

基本实验

1．  基础汇编语言程序设计

2．  脱机、联机运算器实验

3．  组合逻辑控制器（硬布线控制器）实验

4．  主存储器实验

5．  串行口输入输出实验

6．  中断实验

7．  时序电路实验

8．  微程序控制器实验

可选实验（课程设计、毕业设计）

1. 用FPGA实现的不支持流水的CPU（模型机）。

2. 用FPGA实现的支持流水的CPU（模型机）。

3. CACHE实验。

4. 用CPLD和FPGA实现各种组合逻辑电路和时序电路实验。

5. 数字电路实验（基于GAL、MACH和XC2S200的）。

6. EDA（CPLD和FPGA两种实现方式）实验。